CLIPPEDIMAGE= JP406097101A

PAT-NO: JP406097101A

DOCUMENT-IDENTIFIER: JP 06097101 A

TITLE: FABRICATION OF THIN FILM TRANSISTOR

PUBN-DATE: April 8, 1994

INVENTOR-INFORMATION: NAME KUSUNOKI, MASAMUNE MORI, KOJI KONDO. NOBUAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

RICOH CO LTD

N/A

APPL-NO: JP04269290

APPL-DATE: September 11, 1992

INT-CL_(IPC): H01L021/268; H01L021/20; H01L021/336; H01L029/784 US-CL-CURRENT: 438/FOR.147,438/FOR.184,148/DIG.151,438/477

ABSTRACT:

PURPOSE: To fabricate a TFT element having improved electric characteristics and reliability efficiently by performing a step for heat treating an amorphous semiconductor thin film with optical energy prior to formation of gate dielectric film and crystalizing the amorphous semiconductor thin film in an atmospheric gas having low thermal conductivity which allows removal of impurities from the film surface.

CONSTITUTION: TFT elements are formed on a substrate 1 at least the surface thereof is composed of a dielectric material. The fabrication method comprises a step for heat treating an amorphous semiconductor thin film 2 with optical energy prior to formation of a gate dielectric film 7 thus crystalizing the thin film 2 and the step is carried out in an atmospheric gas having low thermal conductivity which allows removal of impurities from the surface of the thin film 2. For example, an a-Si film 2 is deposited on an insulating substrate 1 which is then transferred into halogen gas atmosphere 4. The substrate 1 is then irradiated with ArF excimer laser beam 5 from above with the temperature of the substrate 1 being sustained at 150°C in order to remove impurities from the surface of the film 2 and to crystalize the a-Si film 2 thus obtaining poly-Si 6.

COPYRIGHT: (C)1994,JPO&Japio

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-97101

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.⁵ 識別記号 庁内整理番号 FΙ 技術表示箇所 HOIL 21/268 A 8617-4M 21/20 9171-4M 21/336 29/784 9056-4M H01L 29/78 311 Y 審査請求 未請求 請求項の数5(全 4 頁) (21)出願番号 (71)出願人 000006747 特顏平4-269290 株式会社リコー (22)出願日 平成4年(1992)9月11日 東京都大田区中馬込1丁目3番6号 (72)発明者 楠 雅統 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72) 発明者 森 孝二 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (72)発明者 近藤 信昭 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 (74)代理人 弁理士 友松 英爾 (外1名)

(54)【発明の名称】 薄膜トランジスタ素子の製造法

(57)【要約】

【目的】 本発明の目的は、電気的特性と信頼性を向上させた薄膜トランジスタ (TFT)素子を効率的に製造する方法を提供することにある。

【構成】 少なくとも表面が絶縁物質である基板上に薄膜トランジスタ(TFT)素子を形成する方法において、該方法がゲート絶縁膜形成前に非晶質半導体薄膜を光エネルギーを用い熱処理して該薄膜を結晶化する工程を含み、かつ該工程を前記薄膜の膜面から不純物を除去することのできる低熱伝導率の雰囲気ガス中で行うことを特徴とする薄膜トランジスタ素子(TFT)の製造法。

1

【特許請求の範囲】

【請求項1】 少なくとも表面が絶縁物質である基板上に薄膜トランジスタ (TFT) 素子を形成する方法において、該方法がゲート絶縁膜形成前に非晶質半導体薄膜を光エネルギーを用い熱処理して該薄膜を結晶化する工程を含み、かつ該工程を前記薄膜の膜面から不純物を除去することのできる低熱伝導率の雰囲気ガス中で行うことを特徴とする薄膜トランジスタ素子 (TFT)の製造法。

【請求項2】 請求項1における非晶質半導体薄膜を熱 10 処理する際の雰囲気ガスの熱伝導率(k)が以下の範囲にあることを特徴とする薄膜トランジスタ素子(TFT)の製造法。

k≤0.01 (W·m⁻¹·K⁻¹、0℃での値)

【請求項3】 請求項1または2における雰囲気ガスが ハロゲンを含有するガスであることを特徴とする薄膜ト ランジスタ素子 (TFT) の製造法。

【請求項4】 光エネルギーを用いる熱処理が、400 nm以下の波長による光で行われることを特徴とする請求項1記載の薄膜トランジスタ素子 (TFT)の製造法。

【請求項5】 光エネルギーを用いる熱処理が、エキシマ・レーザによるアニールであることを特徴とする請求項1記載の薄膜トランジスタ素子 (TFT)の製造法。 【発明の詳細な説明】

[0001]

【技術分野】本発明は、高性能化した薄膜トランジスタ (TFT)素子を効率良く製造する方法に関するものである。特に素子の高性能化と製造効率化を図る為のものである。

[0002]

【従来技術】近年、液晶ディスプレイにおいてはその大 面積化と駆動素子の高速化の要請が高まっている。大面 積化のためのディスプレイ基板は、安価なガラス基板が 好ましく、駆動素子の高速化にはアクティブマトリック ス方式を用いるのが良い。そのアクティブマトリックス 方式を実現するには基板上に薄膜トランジスタ(以下、 TFTと略称する。)を形成しなければならない。従来 技術ではガラス基板上にダメージのないプロセス温度で 形成されるTFTは、主にa-Siを活性層に持つTF 40 Tであったが、最近になってa-Siを短波長のパルス レーザを用いてレーザアニールすることによって、より 高速駆動が可能なポリSiTFTができるようになって いる。例えば、特開昭62-36854号においては、 ガラス基板上または、熱酸化したSiウエハ上にa-S iを形成した後にレーザアニールにより結晶化してい る。パルスレーザによるアニールでは、被照射膜の溶融 固化時間はnsecオーダーと非常に短いために膜は溶 融状態から急速に固化し膜中の結晶粒径も数百mmとな

2

などの薄膜の電気的特性にも限界がある。そこで被照射 膜の溶融固化時間を何らかの方法で長くすることにより 結晶粒径を大きくする方法が求められてきた。一方、T FTを形成する場合、ゲート絶縁膜と半導体薄膜との界 面には、TFTの電気特性や信頼性上の問題となるアル カリ金属や重金属などの物質が存在している場合があ り、その不純物を除去することが必要となる。先行技術 では、ゲート絶縁膜デポ前に多結晶シリコン表面を洗浄 する工程が含まれていない場合には、多結晶シリコン/ ゲート絶縁膜界面に不純物が存在している可能性が大き く、さらに界面特性向上のためのレーザ照射を行っても その不純物が界面付近に拡散し、TFT特性の依頼性が 低下する原因となりうる。またウエットクリーニングな どで表面クリーニングを行うとしても基板の大面積化に よる薬品量の増大、廃液処理の困難性、工程の自動化の 要請などから薬液を使うウエットクリーニングには不便 な点がある。それに代わる技術としてドライクリーニン グがある。しかしこれまではプラズマやイオンなどを利 用して行ってきたが制御性は十分と言えず、さらに損傷 20 や二次汚染の問題がある。そこで低ダメージの表面クリ ーニング方法の開発が求められてきた。

[0003]

【目的】本発明は、電気的特性と信頼性を向上させた薄膜トランジスタ (TFT)素子を効率的に製造する方法の提供を目的とする。

[0004]

【構成】本発明は、前記従来技術の問題点を解消するた めに、絶縁基板上に形成された非晶質半導体薄膜を熱伝 導率(k)が低いガス雰囲気中、好ましくは熱伝導率 30 (k)が0.01 (W·m⁻¹·K⁻¹、0℃での値)以下 の低いガス中においてパルス的なレーザによりレーザア ニールすることで、前記非晶質半導体薄膜が溶融し固化 する過程で発生する熱の伝導を悪くし前記薄膜中の温度 変化を緩やかにすることができ、その結果アニール後の 前記薄膜中の結晶粒径を従来のものと比べて大きくする ことができる。また、前記アニール時の雰囲気ガスとし て、熱伝導率(k)が前記の0.01以下の値であり、 かつゲート絶縁膜と半導体薄膜との界面に存在した場合 にTFTの電気特性や信頼性上の問題となるアルカリ金 属や重金属粒子など(例えば、Fe、Cu、Ni、C r、Mg、Al、Na、Ca)を膜表面から除去するこ とのできる物質を用いれば、薄膜の結晶化と膜表面のク リーニングを同時に行うことができ、製造工程の簡単化 が画れるだけでなく、TFTの電気的特性は向上し、半 導体/ゲート絶縁膜界面の洗浄度も向上するので素子の 信頼性も向上する。このような雰囲気ガスとしては、例 えば以下の表1に示すような塩素ガスやフレオンガスが 挙げられる。なお表1中の値は、0℃での値である。

【表1】

ガス $k \quad (W/m \cdot K)$ 吸収端(nm) 0.0079 塩素 400 0.0085 フレオン

一般に結晶化プロセスにおいては、その波長に対する膜 の光吸収率と、その波長をもった光エネルギーが熱エネ ルギーになった時の膜中の熱伝達の制御が重要になって いる。a-Si:H膜の結晶化には400nm以下の波 10 得ることができた〔図1(f)参照〕。 長が必要となり、基板に対する熱的ダメージを少なくす るには、パルス照射が都合よい。またハロゲンを活性化 するには、400 nm以下の波長が必要となる。以上の 事柄を考えると、エキシマレーザは全ての条件を満足す るので好ましいものではあるが、光エネルギーとしては 上記のレーザ光以外に、例えば低圧Hgランプ、重水素 ランプ等が挙げられる。ここで述べた低圧Hgランプや 重水素ランプをシャッターなどで照射をパルス的に行え ば、結晶化プロセスにおいてパルスレーザと同様な効果 が期待できる。

【0005】以下図面に基づいて本発明の実施例を説明 する。 図1の (a)~(f)は、本発明による多結晶シ リコンTFT素子の作製プロセスの各工程を示し、図2 の(a)~(c)は、本発明における非晶質のシリコン 上の不純物除去と非晶質シリコンの結晶化の概念を模式 的に表す図である。

実施例1

- (1) まず有機洗浄をした絶縁基板上1にプラズマC VD法によりa-Si膜2を膜厚1000Å堆積させ た。堆積条件は基板温度250℃、真空度1×10-5 t 30 の各工程の素子の構造を模式的に示す図である。 orrである [図1 (a) 参照]。
- (2) 次に基板1をハロゲンガス雰囲気(5N純度の 塩素ガス、20torr、50sccm) 4に移動させ る〔図1(b)参照〕。
- (3) そして上記雰囲気中の基板を150℃に保ち、 基板に対して上方からArfエキシマレーザ(波長19 3 nm、半値幅10 n s e c) 5をレーザパワー550 mJ/cm²、ショット数20ショットの照射条件によ り膜上の不純物除去と非晶質シリコンの結晶化を行っ た。その結果多結晶シリコン6を得た〔図1(c)参 照)。
- (4) 次に基板1上に基板温度450℃にして常圧C VD法によりゲート絶縁膜7を膜厚1500Å堆積させ た〔図1(d)参照〕。
- (5) さらに基板1を室温に保ち、真空度1×10⁻⁵ torrの状態で前述のArfエキシマレーザを照射す ることにより多結晶シリコン6とゲート絶縁膜7との界 面特性を向上させた〔図1(e)参照〕。
- (6) 最後に公知技術によりソース/ドレインのコン*

4

* タクト形成、不純物導入、活性化、ゲート電極、ソース /ドレイン電極形成、層間絶縁膜形成を経てMOSTF T素子を形成した結果、良好な電気特性と高い信頼性を

[0006]

【効果】(1) 非晶質シリコンが出発膜なのでデボ温 度(基板温度)を多結晶シリコンのデポ温度(~600 ℃以上) よりも低温 (300℃~R. T.) にできるた め基板選択の自由度が向上する。

- (2) 非晶質半導体薄膜の熱処理と、該薄膜上の不純 物除去を同一系内で同時に処理することにより、プロセ ス工程の低減が画られ、かつ信頼性の向上した素子が提 供される。
- 20 (3) 熱伝導率(k)が0.01(W·m⁻¹·K⁻¹、 0℃での値)以下の範囲にある雰囲気ガスを使用するこ とにより、結晶粒径を大きくでき、電子特性の向上した 素子が得られる。
 - (4) 雰囲気ガスとしてハロゲンガスを選択し、この ガスにレーザエネルギーを与え活性化させることで膜表 面の金属粒子などの不純物が効率的に除去される。

【図面の簡単な説明】

【図1】図1の(a) \sim (f)は、実施例1における多 結晶シリコンTFT素子の作製プロセス(1)~(6)

【図2】図2の(a)~(c)は、本発明における非晶 質シリコン上の不純物除去および該非晶質シリコンの結 晶化の概念を模式的に示す図である。

【符号の説明】

- 1 絶縁基板
- 2 非晶質シリコン
- 3 不純物層
- 3′ 不純物
- 4 雰囲気ガス
- 40 5 レーザ光
 - 6 多結晶シリコン
 - 7 ゲート絶縁膜
 - 8 ゲート電極
 - 9 層間絶縁膜
 - 10 ソース/ドレイン電極
 - 11 ハロゲン分子
 - 11' ハロゲン化合物
 - 11" 活性化ハロゲン

